久久精品一区二区视频-色吧av-激情五月婷婷丁香-天天操夜夜草-可以在线看的av网站-五月婷婷亚洲-日本激情网址-手机看片日韩久久-久草一级片-天海冀一二三区-国产一区在线免费-日韩人妻无码一区二区三区综合部-强奷漂亮饱满雪白少妇av-国产精品77777-高清视频一区二区三区-毛片的网址-4438xx亚洲最大五色丁香一-2014av天堂无码一区-国产精品久久久久久久久鸭-婷婷激情综合

剛進(jìn)入Fab的新人需要知道的行話

2025-08-14 10:03:02 142

*類：通用與生產(chǎn)控制 (General & Production Control)

這是你在Fab里每天都會(huì)聽到、用到，無(wú)論在哪個(gè)部門都必須懂的基礎(chǔ)詞匯。

Fab (晶圓廠)

解釋：Fabrication Plant的簡(jiǎn)稱，就是我們整個(gè)制造工廠。
要點(diǎn)：不同的Fab有不同的代號(hào)（如Fab A, Fab B）和技術(shù)節(jié)點(diǎn)。

Cleanroom (無(wú)塵室)

解釋：我們進(jìn)行芯片制造的核心區(qū)域。空氣經(jīng)過(guò)高效過(guò)濾，對(duì)塵埃粒子（Particle）有極其嚴(yán)格的控制。
要點(diǎn)：為什么要穿無(wú)塵服（Bunny Suit）？因?yàn)槿梭w是最大的污染源。空氣中一個(gè)微小的塵埃落在晶圓的關(guān)鍵區(qū)域，就可能導(dǎo)致整個(gè)芯片報(bào)廢。無(wú)塵室有等級(jí)之分，如Class 1、Class 10，數(shù)字越小代表越潔凈。

Lot (批次)

解釋：生產(chǎn)的基本單位，通常是一盒（A Cassette / FOUP）晶圓，標(biāo)準(zhǔn)數(shù)量是25片。所有生產(chǎn)指令、數(shù)據(jù)追蹤都以Lot為單位。
要點(diǎn)：你會(huì)整天聽到“這個(gè)Lot跑到哪了？”、“查一下那個(gè)Lot的數(shù)據(jù)”。Lot ID是它的身份證號(hào)。

Wafer (晶圓)

解釋：制造芯片的基底，通常是高純度的硅片。我們所有的工藝步驟都是在這片圓形的“畫布”上進(jìn)行的。
要點(diǎn)：主流尺寸是8英寸（200mm）和12英寸（300mm）。尺寸越大，單片晶圓上能制造的芯片（Die）就越多，成本效益越高。

Yield (良率)

解釋：全公司最關(guān)心的指標(biāo)，沒(méi)有之一。 指的是一片晶圓上，通過(guò)所有測(cè)試的、合格的芯片（Good Die）數(shù)量占總芯片數(shù)量的百分比。
要點(diǎn)：良率直接決定了公司的盈利。我們所有工程師的工作，無(wú)論是工藝開發(fā)、設(shè)備維護(hù)還是流程優(yōu)化，最終目標(biāo)都是為了提升和穩(wěn)定良率。

SPC (Statistical Process Control / 統(tǒng)計(jì)過(guò)程控制)

解釋：一套監(jiān)控生產(chǎn)過(guò)程穩(wěn)定性的工具，最常見的就是控制圖（Control Chart）。
要點(diǎn)：當(dāng)你看到某個(gè)參數(shù)的SPC圖表“飄紅”或“報(bào)警”，意味著這個(gè)工藝步驟可能失控（OOC, Out of Control），需要立即處理，否則會(huì)影響整個(gè)Lot的良率。這是我們工程師的“儀表盤”。

第二類：核心工藝流程 (Core Process Flow)

這些術(shù)語(yǔ)描述了芯片制造的宏觀藍(lán)圖。

FEOL (Front-End-Of-Line / 前段工藝)

解釋：指在晶圓上制造出基本元器件（主要是晶體管）的過(guò)程。從裸硅片開始，到*個(gè)金屬層（M1）之前的所有工序。
要點(diǎn)：這是芯片的“地基和主體結(jié)構(gòu)”，決定了芯片最核心的電學(xué)性能。包括隔離、柵極、源漏極等結(jié)構(gòu)。

BEOL (Back-End-Of-Line / 后段工藝)

解釋：在FEOL完成的晶體管之上，制造多層金屬連線（Interconnects）的過(guò)程。
要點(diǎn)：好比為一座建好的大樓鋪設(shè)復(fù)雜的電線、水管、網(wǎng)絡(luò)系統(tǒng)。這些連線負(fù)責(zé)將億萬(wàn)個(gè)晶體管連接起來(lái)，形成完整的電路。

Process Flow / Route (工藝流程)

解釋：制造一個(gè)特定產(chǎn)品的完整“菜譜”，包含了從頭到尾幾百上千個(gè)詳細(xì)的工藝步驟。
要點(diǎn)：每個(gè)產(chǎn)品都有自己專屬的Process Flow。工程師的任何改動(dòng)都必須經(jīng)過(guò)嚴(yán)格的驗(yàn)證，因?yàn)椤盃恳话l(fā)而動(dòng)全身”。

Recipe (程序 / 配方)

解釋：針對(duì)某個(gè)特定工藝步驟，在某臺(tái)設(shè)備上執(zhí)行的具體參數(shù)設(shè)置。例如，一次刻蝕的Recipe會(huì)規(guī)定氣體流量、功率、壓力、時(shí)間等。
要點(diǎn)：Recipe是工藝流程的基本執(zhí)行單元，其穩(wěn)定性和準(zhǔn)確性至關(guān)重要。

第三類：關(guān)鍵工藝模塊 (Key Process Modules)

這是每個(gè)單元工藝工程師的專業(yè)領(lǐng)域，但作為新人，你需要了解每個(gè)模塊是干什么的。

Lithography (光刻)

Photoresist / PR (光刻膠)：一種對(duì)特定光（如DUV、EUV）敏感的化學(xué)物質(zhì)，涂在晶圓表面。
Mask / Reticle (光罩 / 掩膜版)：一塊刻有電路圖形的石英板，是光刻的“底片”。
CD (Critical Dimension / 關(guān)鍵尺寸)：電路中最細(xì)的線條寬度，是衡量工藝先進(jìn)程度的關(guān)鍵指標(biāo)。我們經(jīng)常會(huì)用SEM去量CD。

核心任務(wù)：將電路設(shè)計(jì)圖“印刷”到晶圓上。
關(guān)鍵術(shù)語(yǔ)：

Etch (刻蝕)

Dry Etch (干法刻蝕)：使用等離子體（Plasma）進(jìn)行刻蝕，方向性好，能刻出垂直的陡峭側(cè)壁。
Wet Etch (濕法刻蝕)：使用化學(xué)液體進(jìn)行腐蝕，成本低，但通常是各向同性的（會(huì)側(cè)向腐蝕）。

核心任務(wù)：根據(jù)光刻留下的圖形，精確地“雕刻”掉不需要的材料層。
關(guān)鍵術(shù)語(yǔ)：

Thin Film (薄膜沉積)

CVD (Chemical Vapor Deposition)：通過(guò)化學(xué)反應(yīng)在晶圓表面生成薄膜。
PVD (Physical Vapor Deposition)：通過(guò)物理方法（如濺射）將靶材原子“打”到晶圓上，常用于沉積金屬。

核心任務(wù)：在晶圓上生長(zhǎng)或沉積出各種材料層，如絕緣層（Oxide, Nitride）或?qū)щ妼樱∕etal）。
關(guān)鍵術(shù)語(yǔ)：

Implant / Diffusion (離子注入 / 擴(kuò)散)

Dose (劑量)：注入離子的總數(shù)量。
Energy (能量)：決定離子注入的深度。
Anneal (退火)：一個(gè)高溫?zé)崽幚聿襟E，用于激活注入的雜質(zhì)并修復(fù)晶格損傷。

核心任務(wù)：將特定雜質(zhì)原子（如硼、磷）摻入硅晶格中，改變其導(dǎo)電屬性，形成N型或P型半導(dǎo)體。這是制造晶體管PN結(jié)的關(guān)鍵。
關(guān)鍵術(shù)語(yǔ)：

CMP (Chemical Mechanical Planarization / 化學(xué)機(jī)械拋光)

核心任務(wù)：像砂紙一樣，將晶圓表面打磨得極其平坦。
要點(diǎn)：為什么需要平坦？因?yàn)锽EOL要堆疊很多層，如果下一層不平，上面的光刻就無(wú)法精確對(duì)焦，整個(gè)芯片就廢了。CMP是實(shí)現(xiàn)多層金屬互連的關(guān)鍵技術(shù)。

第四類：量測(cè)與分析 (Metrology & Analysis)

這些術(shù)語(yǔ)關(guān)于我們?nèi)绾螜z查工作做得好不好。

Metrology (量測(cè))

解釋：泛指所有在生產(chǎn)過(guò)程中的測(cè)量行為，比如測(cè)量薄膜厚度、CD尺寸等。

SEM (Scanning Electron Microscope / 掃描電子顯微鏡)

解釋：我們工程師的“眼睛”。用來(lái)拍攝晶圓上微觀結(jié)構(gòu)的高分辨率照片，用于檢查圖形、尺寸和形貌是否符合要求。

Defect (缺陷)

解釋：任何不應(yīng)該出現(xiàn)在晶圓上的東西，如Particle（顆粒）、Scratch（劃傷）、Pattern issue（圖形問(wèn)題）等。
要點(diǎn)：專門的掃描設(shè)備會(huì)在每個(gè)關(guān)鍵步驟后檢查Defect，并生成Defect Map。分析這些缺陷是提升良率的重要工作。

WAT (Wafer Acceptance Test / 晶圓允收測(cè)試)

解釋：晶圓完成所有制造流程后的“期末考試”。通過(guò)探針臺(tái)測(cè)試劃片槽（Scribe Line）中的測(cè)試晶體管，獲取Vth、Id_sat等關(guān)鍵電學(xué)參數(shù)。
要點(diǎn)：WAT數(shù)據(jù)直接反映了我們整個(gè)工藝流程的最終成果。WAT飄了（參數(shù)超出規(guī)格），就是我們PIE工程師最頭疼的時(shí)刻，需要立刻啟動(dòng)調(diào)查。

FA (Failure Analysis / 失效分析)

解釋：當(dāng)芯片失效或WAT參數(shù)異常時(shí)，進(jìn)行的“尸檢”工作。通過(guò)各種精密的物理和化學(xué)手段，層層剝繭，找到問(wèn)題的根本原因（Root Cause）。

給新人的建議：

多看多問(wèn)：在Cleanroom里，看到設(shè)備和晶圓時(shí)，主動(dòng)把這些術(shù)語(yǔ)和實(shí)物對(duì)應(yīng)起來(lái)。大膽地向身邊的資深工程師或技術(shù)員請(qǐng)教。
關(guān)聯(lián)思考：不要孤立地記單詞。試著理解“光刻”定義了圖形，“刻蝕”實(shí)現(xiàn)了圖形，“CMP”是為了下一步更好的“光刻”。建立這種工藝鏈條的思維模式。
從數(shù)據(jù)開始：盡快學(xué)會(huì)看SPC圖和基本的WAT數(shù)據(jù)。數(shù)據(jù)是Fab里的通用語(yǔ)言，也是你未來(lái)工作的基石。

免責(zé)聲明：本文采摘自“老虎說(shuō)芯”，本文僅代表作者個(gè)人觀點(diǎn)，不代表薩科微及行業(yè)觀點(diǎn)，只為轉(zhuǎn)載與分享，支持保護(hù)知識(shí)產(chǎn)權(quán)，轉(zhuǎn)載請(qǐng)注明原出處及作者，如有侵權(quán)請(qǐng)聯(lián)系我們刪除。

上一篇：: 2025年全球半導(dǎo)體產(chǎn)業(yè)的現(xiàn)狀、趨勢(shì)和美國(guó)的全球競(jìng)爭(zhēng)力地位

下一篇：: *圍觀！薩科微直播帶你解鎖產(chǎn)品新應(yīng)用（薩科微8月13日每日芯聞）

服務(wù)熱線

0755-83044319

北斗/GPS天線咨詢

板端座子咨詢

連接器咨詢

獲取產(chǎn)品資料

剛進(jìn)入Fab的新人需要知道的行話

客服QQ2635709730

客服QQ
2635709730